近日，中國最大、世界第三大封測公司長電科技宣布，XDFOI Chiplet工藝已經(jīng)實現(xiàn)了突破，并開始逐步進(jìn)入穩(wěn)定量產(chǎn)階段，同步實現(xiàn)國際客戶4nm節(jié)點多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級封裝。該公司所研發(fā)的高密度多維異構(gòu)集成系列工藝可以在有限的面積內(nèi)，實現(xiàn)高密度的工藝集成，從而讓芯片的封裝尺寸更小，且性能更強(qiáng)。
眾所周知，國內(nèi)工業(yè)化起步較晚，在一些先進(jìn)設(shè)備和技術(shù)上落后于西方等先進(jìn)國家，尤其是在芯片制造領(lǐng)域，EUV光刻機(jī)是限制我國先進(jìn)制程芯片發(fā)展的關(guān)鍵。不過當(dāng)芯片制造進(jìn)入3nm制程后，摩爾定律就越來越難以突破，加之半導(dǎo)體設(shè)備的技術(shù)競爭激烈，光刻機(jī)等設(shè)備價格與制造成本皆快速飆高，讓業(yè)界被迫尋找新的替代技術(shù)，小芯片就是其中一個重要方向，同時也是中國市場換道超車的重要技術(shù)路徑之一。
長電科技組裝車間內(nèi)芯片焊線
小芯片是一種芯片“模塊化”設(shè)計方法，也是一種異構(gòu)集成的封裝技術(shù)。簡單來說，小芯片能將不同工藝節(jié)點、不同功能，甚至不同材質(zhì)的芯片，如同搭積木一樣，通過先進(jìn)封裝技術(shù)集成在一起，從而形成一個系統(tǒng)級芯片（SoC)，以平衡芯片計算性能與成本。與傳統(tǒng)的SoC方案相比，小芯片模式具有設(shè)計靈活性、成本低、上市周期短三方面優(yōu)勢。目前臺積電、高通等半導(dǎo)體企業(yè)，谷歌、微軟等IT巨頭在內(nèi)的10家企業(yè)已經(jīng)就小芯片技術(shù)展開廣泛合作，公開了通用小芯片互聯(lián)標(biāo)準(zhǔn)，還成立了產(chǎn)業(yè)聯(lián)盟。
而長電科技的4 nm封裝技術(shù)，與傳統(tǒng)的3 nm制程技術(shù)相比，將有效地提高芯片的密度，大大降低對芯片制程的需求，同時長電科技還開發(fā)出了2D、2.5D和3D chiplet三種高密度集成方案，其中2D方案采用了特殊工藝來解決芯片內(nèi)部應(yīng)力問題，而2.5D方案則是用特殊加工方法來解決信號完整性問題。據(jù)介紹，長電科技將充分發(fā)揮XDFOI Chiplet工藝的技術(shù)優(yōu)勢，在高性能計算、人工智能、5G、汽車電子等領(lǐng)域應(yīng)用，向下游客戶提供外形更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。
近日，中國最大、世界第三大封測公司長電科技宣布，XDFOI Chiplet工藝已經(jīng)實現(xiàn)了突破，并開始逐步進(jìn)入穩(wěn)定量產(chǎn)階段，同步實現(xiàn)國際客戶4nm節(jié)點多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級封裝。該公司所研發(fā)的高密度多維異構(gòu)集成系列工藝可以在有限的面積內(nèi)，實現(xiàn)高密度的工藝集成，從而讓芯片的封裝尺寸更小，且性能更強(qiáng)。
眾所周知，國內(nèi)工業(yè)化起步較晚，在一些先進(jìn)設(shè)備和技術(shù)上落后于西方等先進(jìn)國家，尤其是在芯片制造領(lǐng)域，EUV光刻機(jī)是限制我國先進(jìn)制程芯片發(fā)展的關(guān)鍵。不過當(dāng)芯片制造進(jìn)入3nm制程后，摩爾定律就越來越難以突破，加之半導(dǎo)體設(shè)備的技術(shù)競爭激烈，光刻機(jī)等設(shè)備價格與制造成本皆快速飆高，讓業(yè)界被迫尋找新的替代技術(shù)，小芯片就是其中一個重要方向，同時也是中國市場換道超車的重要技術(shù)路徑之一。
長電科技組裝車間內(nèi)芯片焊線
小芯片是一種芯片“模塊化”設(shè)計方法，也是一種異構(gòu)集成的封裝技術(shù)。簡單來說，小芯片能將不同工藝節(jié)點、不同功能，甚至不同材質(zhì)的芯片，如同搭積木一樣，通過先進(jìn)封裝技術(shù)集成在一起，從而形成一個系統(tǒng)級芯片（SoC)，以平衡芯片計算性能與成本。與傳統(tǒng)的SoC方案相比，小芯片模式具有設(shè)計靈活性、成本低、上市周期短三方面優(yōu)勢。目前臺積電、高通等半導(dǎo)體企業(yè)，谷歌、微軟等IT巨頭在內(nèi)的10家企業(yè)已經(jīng)就小芯片技術(shù)展開廣泛合作，公開了通用小芯片互聯(lián)標(biāo)準(zhǔn)，還成立了產(chǎn)業(yè)聯(lián)盟。
而長電科技的4 nm封裝技術(shù)，與傳統(tǒng)的3 nm制程技術(shù)相比，將有效地提高芯片的密度，大大降低對芯片制程的需求，同時長電科技還開發(fā)出了2D、2.5D和3D chiplet三種高密度集成方案，其中2D方案采用了特殊工藝來解決芯片內(nèi)部應(yīng)力問題，而2.5D方案則是用特殊加工方法來解決信號完整性問題。據(jù)介紹，長電科技將充分發(fā)揮XDFOI Chiplet工藝的技術(shù)優(yōu)勢，在高性能計算、人工智能、5G、汽車電子等領(lǐng)域應(yīng)用，向下游客戶提供外形更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。
